四层阻抗板只靠软件仿真无法保障实测达标，板材介电系数、铜箔厚度、PP 片厚度三个实物变量，必须提前锁定品牌基材参数

高速串行链路中，AC耦合电容的寄生参数与布局位置显著影响信号完整性：ESL/ESR引发谐振，导致高频损耗凹陷、眼图塌陷；位置不当破坏参考平面连续性，加剧串扰与抖动。

高速PCB中参考平面分割导致回流路径断裂，引发SI/EMI问题；缝合电容需满足SRF≥信号带宽、安装电感≤0.3 nH及合理容值以提供GHz频段低阻抗桥接。

高速PCB差分设计中，Skew与耦合效应是影响SI的核心参数；需通过同层布线、LDI蚀刻及等长约束控制Skew＜0.8 ps，依S/W比优化耦合强度以平衡Zdiff与CMRR。

PCIe Gen5下过孔stub长度显著影响信号完整性，0.4 mm stub引发16.5 GHz谐振致眼图恶化；背钻需±25 μm定位与±15 μm深度控制，残留stub≤0.1 mm方可满足要求。

车载雷达长期暴露在泥水、融雪盐雾、油污、高低温凝露等复杂恶劣环境，PCB 基材耐水解、耐化学腐蚀能力不足，会出现基材吸水 Dk 漂移、线路电化学腐蚀、CAF 离子迁移短路等失效问题。

DDR4/DDR5布线需协同优化电气长度、传播延迟与相位一致性；等长分三层约束，DDR5要求更严（如组内±2.5 mil、组间≤100 mil）；阻抗连续性与源端/并联端接须协同设计。

从低速代步车 24GHz 防撞雷达到高阶自动驾驶 77GHz 成像雷达，不同频段、不同定位的车载雷达对基材损耗、成本、工艺要求差异悬殊，一刀切选用高端 PTFE 板材会大幅抬升 BOM 成本，低端板材又无法满足高频射频指标。

车载雷达常年装配于保险杠、底盘等位置，直面夏季暴晒、冬季低温、发动机热辐射带来的剧烈温度交变，PCB 基材热膨胀系数 CTE 不匹配是射频板翘曲、盲孔断裂、天线走线开裂的首要诱因。

PDN高频性能取决于去耦电容环路电感而非容值；优化需最小化电流环路面积，采用面对面焊盘与紧邻过孔布局，控制环路电感＜0.2nH，禁用走线连接。

依托 Dk、Df、温漂三项核心参数分级选材，从基材源头规避高频损耗缺陷，是车载雷达硬件设计的第一步。

接地是PCB设计中影响EMC、SI与PI的核心；单点接地适用于低频模拟电路，多点接地更优高频数字系统，需依频率特性、回流路径与布局综合设计。

HDI多层PCB中，通孔、盲孔与埋孔选择关乎信号完整性、热管理及成本；混合孔结构成主流，盲/埋孔可降低寄生参数、提升高频性能与布线密度。

PCB载流能力取决于线宽、铜厚、温升、敷铜类型等多因素；IPC-2152模型较IPC-2221B更精准，揭示非线性关系及内外层散热差异，内层载流仅为外层55%–60%。

高速PCB设计需融合SI/PI/EMC/热管理，500MHz+频段下寄生参数显著影响眼图；必须采用约束驱动设计，模块划分依速率/电流/噪声/散热四维指标，并优化层叠与参考平面耦合以保障全频段性能。